MIPS处理器设计说明剖析

西 安 邮 电 大 学

实 践 课 程 报 告 书

课程名称：院（系）名称 专业班级 学号/姓名 实习时间

计算机组成与实践

电子工程学院

**

**

2015年3月6日至2015年6月19日

：：：：

1 课程主要目的

本课程是在上学期《计算机组成与设计》课程学习的基础上，通过实践课的方式，依照集成电路设计流程，完成一个简单硬件功能电路模块的设计，从而到达对《计算机组成与设计》课程的深入理解和提高电路设计的实践能力，从理论和实验的结合中巩固计算机基本知识，熟练掌握电路设计的基本流程和原理，同时，加深对MIPS系统的组成部件及其电路结构，原理和功能的理解，掌握利用硬件描述语言和EDA工具进行MIPS设计的一般方法。

2 课程的主要内容和任务

MIPS是典型的32位定长指令字RISC处理器，要求深入理解MIPS处理器的内部结构及工作原理。采用verilogHDL设计一个兼容MIPS指令格式，具有10条以上指令功能的单周期CPU硬件电路，该32位MIPS设计内容主要包括系统中的基本组成部件（存储器，指令寄存器，寄存器堆，算术逻辑运算器，程序计数器，多路选择器，符号扩展等）的设计，仿真及硬件下载的方法和过程。设计过程中使用ISE仿真工具完成设计电路的仿真验证。

3总体设计方案

3.1指令及其功能表： （1）R型指令： 指令 add addu sub subu or and sla lr sr

（2）I型指令： 指令 addi addiu

指令格式 op 000000 000000 000000 000000 000000 000000 000000 000000 000000 rs sj1 Sj1 Sj1 Sj1 Sj1 rt Sj2 Sj2 Sj2 xx xx rd jg jg jg jg jg shame xx xx xx xx 移位数 func 100000 100001 100010 100011 000010 000011 000100 功能 Jg=sj1+sj2 Jg=sj1+sj2 Jg=sj1-sj2 Jg=sj1-sj2 Jg=sj1|sj2 Jg=sj1&sj2 Jgandi ori Lw sw slti sltu

001100 001101 100011 101011 001010 001011 sj1 Sj1 base base Sj1 sj1 Sj2 Sj2 rt rt Sj2 Sj2 Imm Imm offset offset imm imm Sj2= sj1&imm Jg=sj1|sj2 offsetMemory[base+imm] Memory[base+imm]offset sj1=Sj23.2总体结构设计：

该MIPS主要由8个模块组成，各个子模块分别设计其特定的功能，最终利用一个总的模块进行子模块间连接，使得整个CPU能连贯执行指令，在仿真结果中观察设计结果，最终进行硬件下载，验证设计。其中各个模块简单功能如下：

（1）存储器模块：具备基本的读写功能，用于存放数据和指令。

（2）寄存器堆模块：由32个32位的寄存器组成，提供较大的存储空间，用于存放暂存数据和指令。

（3）算术逻辑运算器模块：执行加减法等算术运算，与非或等逻辑运算，以及比较移位传送等操作的功能部件，是该CPU的设计核心部分，存在不同的运算处理功能，是体现实验设计结果正确性的模块。

（4）立即数扩展模块：执行I型指令时需要立即数扩展，该模块用于MIPS符号扩展，将16位数据扩展为32位数据。

（5）主控制模块：用于控制各个模块之间的分工运行，产生不同数据通路的控制信号，保证指令顺序执行不发生紊乱。

（6）ALU控制模块：用于生成ALU执行各种功能的控制信号，使ALU内部运行不发生紊乱。。

（7）分支跳转指令控制模块：用于生成分支和跳转指令的控制信号。 （8）取指模块：进行指令的取出及译码，同时包括程序计数器PC运行设计。 各模块间关系如下：

指令格式 op 000100 000101 rs sj1 sj1 rt Sj2 Sj2 offset offset offset 功能 If sj1=sj2 then branch If sj1≠sj2 then branch

MIPS（顶层） 存储器模块 寄存器堆模块 立即数扩展模块 主控制模块 取指模块 ALU控制模块 分支跳转指令控制模块 算术逻辑运算器模块 程序计数器 模块

3.3接口定义和接口时序

译码模块 取指模块 cpu_clkOut[3:0]MIPSrst

说明：该CPU由cpu_clk和进行总的控制，并且输出程序计数器低4位进行简易流水灯显示，CPU运行的结果包括逻辑运算等在仿真界面中进行分析和设计验证。

cpu_clk上升沿有效 rst位低电平时复位有效

4 子模块详细设计

4.1 存储器模块设计 4.1.1模块方案设计

指令存储器用于存放CPU运算的程序指令和数据等，采用单端口存储器

设计，设计最大为个存储单元，每个存储单元数据宽度为32bit。

4.1.2 接口定义 序号 1 2 3 4 5 6

4.1.3 模块仿真验证

接口信号名称 clk rst ExtMem_Adr [5:0] ExtMem_WR ExtMem_Din [31:0] ExtMem32 [31:0]

方向（I/O） I I I I I O 说明 存储器工作时钟，频率为50Mhz 存储器片选信号，低有效 存储器地址线 存储器读写信号，1为写反之读 存储器输入数据线 存储器输出数据线

4.2 寄存器堆模块设计 4.2.1模块方案设计

该MIPS指令格式中的寄存器号是5bits，指令可以访问32个32位的寄存器。这32个32位的寄存器构成一个寄存器堆。

4.2.2 接口定义 序号 1 2 3 4 5 6

接口信号名称 clk rst Raddr1[4:0] Raddr2[4:0] Waddr[4:0] We 方向 I I I I I I 说明 处理器工作时钟 复位信号 读寄存器堆时的第1个寄存器下标 读寄存器堆时的第2个寄存器下标 写寄存器堆时的寄存器下标 寄存器堆写使能

7 8 9

Wdata [31:0] Rdata 1[31:0] Rdata 2[31:0] I O O 待写入寄存器堆的数据 读寄存器堆时第1个寄存器的输出 读寄存器堆时第2个寄存器的输出 4.2.3 模块仿真验证

4.3算术逻辑运算器模块设计

4.3.1 模块方案设计

运用alu_clt控制运算器的各种运算，包括无符号数的加法运算，有符号数

的加法运算，或逻辑运算，与逻辑运算，无符号数的减法运算，无符号小于置1运算，逻辑左移，逻辑右移，算术右移等。 4.3.2 接口定义 序号 1 2 3 4 5 6 7

4.3.3 关键控制信号的产生

SUBctr = alu_clt[2]; ANDctr = alu_clt[0];

OVctr = !alu_clt[1]&alu_clt[0];

接口信号名称 ALU_DA [31:0] ALU_DB [31:0] alu_clt [3:0] alu_shift [4:0] ALU_Zero Alu_Overflow ALU_Dout [31:0] 方向（I/O） I I I I O O O 说明 参与运算的第一个输入数据 参与运算的第二个输入数据 运算功能编码 偏移量 零标志位 溢出标志位 运算结果输出位

SIGctr = alu_clt[0];

OPctr[1] = alu_clt[2]&alu_clt[1]|alu_clt[3]; OPctr[0] = alu_clt[1];

4.3.4具体ALU实现如下图所示：

Cin异或门ZeroAdd_carryOverflow加减法运算器Add_OverflowAdd_SignAdd_Result异或门阵列异或门位扩展或门阵列012010O1Result1ALU_DA[31:0]ALU_DB[31:0]SUBctrOPctrOVctrSIGctrALU操作控制信号

4.3.5 模块仿真验证

4.4 立即数扩展模块设计

4.4.1 模块方案设计

设计一个32位MIPS符号扩展单元SE，用于将16位的数据转换为32位数据。 4.4.2 接口定义

序号 1 2 3 4

4.4.3 模块仿真验证

信号名 Imm16[15:0] AluSrc bus[31:0] ExtImm32[31:0] 端口说明 I I I O 描述 来自指令寄存器的16位立即数 立即数扩展信号的使能端 符号扩展后的32位立即数

4.5 主控制模块设计 4.5.1 模块方案设计

以指令译码结果中的6位操作码及相关信号产生整个数据通路中的各个控制信号。

4.5.2 接口定义

序号 1 2 3 4 5 6 7

4.5.3各控制信号的编码规则如下表所示： op 000 000 RegDst RegWr

接口信号名称 op RegDst AluSrc ExtOp RegWr MemWr, MemtoReg I 方向（I/O） 操作码 O O O O O O 说明 目的寄存器选择 ALU输入信号选择 立即数扩展的使能信号 寄存器写使能 存储器写使能 寄存器的装载信号选择 001 000 1 1 001 001 1 1 001 100 1 1 001 101 1 1 100 011 1 1 101 011 0 0 001 010 1 1 001 011 1 1 000 100 0 0 000 101 0 0 0 1

ExtOp AluSrc MemWr MemtoReg

0 0 0 0 1 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 1 1 0 1 1 1 1 0 1 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 4.5.4 模块仿真验证

4.6 ALU控制模块设计 4.6.1 模块方案设计

通过译码结果中的高6位以及相关信号编码出数据通路中各个控制信号。 4.6.2 接口定义

序号 端口名称 输入输出 端口说明 复位信号（高电平1有效） 时钟（上升沿有效） 功能区分 操作码 Alu功能信号 1 2 3 4 5

rst cpu_clk func[5:0] op Alu_ctrl[3:0] I I I I O 4.6.3 执行R型指令func对应的Alu_ctrl编码如下表所示：

func 100000 100001 100010 100011

Alu_ctrl 0001 0000 0101 0100

100100 100101 101011 101010 000000 000010 000011 001000

4.6.4 模块仿真验证

0100 0011 0110 0111 1001 1001 1100 0000

4.7 分支跳转指令控制模块设计 4.7.1 模块方案设计

运用译码结果的高6位以及ALU的两个输入数据决定分支及分支和跳转

指令的控制信号。

4.7.2 接口定义 序号 1 2 3 4 5 6

4.7.3 模块仿真验证

信号名 ALU_DA ALU_DB op func, Jump Branch 端口定义 I I I I O O 描述 算术逻辑单元数据A 算术逻辑单元数据B 指令操作码 R指令的功能操作码 跳转信号使能端 分支信号使能端

4.8 取指模块设计 4.8.1 模块方案设计

由程序计数器，取出指令以及译码三个子模块构成总的取指模块。 4.8.2 接口定义

序号 1 2 3 4 5 6 7 8 9 10 11 12 13 14

4.8.3 电路基本构成如下图所示：

信号名 clk rst ALU_DA Branch Jump op rs rt rd func shamt imm16 ALU_DB Pc_out 方向（I/O） Ｉ Ｉ Ｉ Ｉ Ｉ Ｏ Ｏ Ｏ Ｏ Ｏ Ｏ Ｏ Ｏ Ｏ 端口说明 算术逻辑单元数据A 分支信号使能端 跳转信号使能端 指令操作码 R指令的功能操作码 偏移量 立即数 算术逻辑单元数据B 程序计数器输出

clkrstJumpBranchALU_DAALU_DBPc_out32instructop[5:0]rs[4:0]rt[4:0]rd[4:0]func[5:0]shamt[4:0]Imm16[15:0]PCFetch32decode

4.8.4 跳转和分支指令执行时PC_out的编码规律 Jump：Pc_out<= ALU_DA

Branch ： Pc_out<= Pc_out+1+ALU_DB 正常情况下：Pc_out<=Pc_out+1

4.8.5 模块仿真验证

5 设计总体连接及仿真验证

5.1 设计总体连线

opPCALU_DAALU_DBJumpBranchrsrtrdRegDstAluSrcExtOpRegWrMemWrMemtoRegFetchDecodeshamtfuncimm16Pc_outMain_ctrAluctrFlagExtMem_doutALU_ctrALUctrMemclkrstWeRaddr1[4:0]Raddr2[4:0]Waddr[4:0]Wdata [31:0]Rdata 1[31:0]RegfileRdata 2[31:0]ALU_DA zerooverflowALU_DCALU_DBImmrst1010

5.2 在ISE仿真环境下仿真验证设计结果，仿真结果如下图所示：

5.3 仿真结果分析

由仿真结果得知该CPU执行的12条指令均正常运行，实验基本成功，但是设计较为简单，并未涵盖太多复杂指令，需要进一步改善，使其趋于完善。

6、实践课总结和心得体会

西安邮电大学 电子工程学院

计算机组成与实践 实践课程过程考核表

学生姓名 承担任务实验室 实施时间 ** 微电子实验室 班级/学号 所在部门 ** 微电子学系 2015年3月6日 — 2015年6月19日 实践课程：时间安排、具体内容及成绩考核 实施时间 第1周 第2～3周 具体内容安排 1、 实践课程讲解，任务要求说明，学习和实践内容安排 2、 兼容MIPS格式指令系统设计 1、指令存储器设计，寄存器堆设计 1、 ALU设计——基本算术、逻辑单元的设计 考核结果 第4～6周 32位超前进位加法器的设计 32位桶式移位寄存器的设计 1、 取指令部件的设计 2、 立即数处理单元设计 1、单周期处理器设计——R型指令的数据通路设计 I型指令的数据通路设计 第7～8周 第9～11周 Load/Store指令的数据通路设计 分支指令/转移指令的数据通路设计 综合12条指令的完整数据通路设计 1、ALU控制单元设计，主控制单元的设计 第12周 第13～14周 第14～15周 第16周 1、单周期处理器总体连接 1、单周期处理器总体仿真验证 课程考核验收 学习态度 □ 认真 □ 一般 □ 不认真 □ 全勤 □ 偶尔缺勤 □ 经常缺勤 □ 很强 □ 一般 □ 较差 指导教师 学习纪律 对学生的评价 实践能力 指导教师对学生专业知识或社会实践能力等情况的意见

指导教师签字： 年 月 日

西安邮电大学 电子工程学院

计算机组成与实践 实践课程成绩鉴定表

学生姓名 进行时间 ** 班级/学号 ** 2015年3月6日 — 2015年6月19日 与教学任务计划结合程度（10分） 学习内容（20分） 与专业培养结合程度（6分） 其它（4分） 接受单位评价 实践能力（10分） 学习态度（6分） 学习纪律（4分） 报告内容与实践过程紧密结合（15分） 报告鉴定 （60分） 报告内容与教学计划内容紧密结合（15分） 报告质量(主题、结构、观点、逻辑、资料、字数 30分) 成绩鉴定 （20分） 指导教师姓名 孟李林 职称 教授 成绩 评语 指导教师签字： 年 月 日